Cadence LPDDR5X 片上存儲器接口IP由經(jīng)過硅驗證的 PHY 和控制器組成，以高達 8533 Mbps 的數(shù)據(jù)速率運行。新 IP 比上一代 LPDDR IP 快 33%，并具有可擴展且適應性強的架構，可連接到符合 JEDEC JESD209-5B 標準的 LPDDR5X DRAM 設備。它還基于最新的DFI 5.1規(guī)范，并支持各種片上總線。

　　LPDDR5X 內(nèi)存在移動市場之外開辟了各種高帶寬應用，通常由 LPDDR 內(nèi)存提供服務，包括高級駕駛輔助系統(tǒng) (ADAS)、自動駕駛、低端邊緣 AI 和網(wǎng)絡。Cadence LPDDR5X IP 通過靈活的平面圖設計選項，為這些應用和其他應用提供下一代 SoC 設計。此外，新架構允許根據(jù)各個應用要求微調(diào)功耗和性能。

　　在 8533 Mpbs 下，設計 IP 支持 JEDEC JESD209-5B 標準定義的最快數(shù)據(jù)速率。LPDDR5X PHY 和控制器已通過 Cadence 針對 LPDDR5X 的驗證 IP (VIP) 驗證，可提供快速的 IP 和 SoC 驗證收斂。LPDDR5X 版 Cadence VIP 包括從 IP 到系統(tǒng)級驗證的完整解決方案，包括 DFI VIP、LPDDR5X 內(nèi)存模型和系統(tǒng)性能分析儀。